基本逻辑门功能验证及组合逻辑电路设计实验报